電動ポイントのソレノイドへの電流を遮断すると、数百ボルトにおよぶサージが発生してデコーダのスイッチング素子を焼損する場合があります。
サージ対策としては、バリスタなどのサージ保護デバイスを用いるのが一般的な方法ですが、実装不良や断線などの故障があると、保護機能を失って焼損につながる可能性があるので、サージの発生自体を抑えて、故障しても危ない方向に行かないフェイルセーフ性を持った回路を検討してみました。
・サージ波形
この波形は、KATOのHO電動ポイントを、TPC8407のNーMOSをローサイド、ハイサイド側は12V直結の状態で駆動した場合のゲート電圧（黄色）とドレイン電圧（緑）です。（20V/Div）
ハイサイド側のP-MOSを接続していると、サージ電流がボディダイオードを通じて正電源に流れ込みます。
今回の取り組みの目的は定格を超えるサージの発生自体を抑え込むことが目的で、逃がしてしまうと評価ができないので、P-MOSは接続しません。また、TPC8407ではボディダイオードの定格が定められていないので、ボディダイオードを積極的にサージ吸収に用いるのも抵抗感があります。
この波形はデータシート記載のドレイン・ソース間降伏電圧（V(BR)DSS＝30V）を少し超えた約35Vでクリッピングされています。
これは最大絶対定格で規定された、ドレインソース間電圧（VDSS＝30V）を超えているため、素子を破壊する可能性があります。
実は、TPC8407ではアバランシェ耐量が規定されていて、これを満たしていれば一応大丈夫ですが、メーカーは推奨はしていないので、なるべく避けたいところです。（＊東芝アプリケーションノート「MOSFET アバランシェ耐量について」より）
こちらは機械接点（押しボタン）の場合です。高いサージ電圧でアーク放電が発生しているのでしょう。滑らかな波形になりませんが、300Vを超えています。
・試作回路
サージ保護デバイスを使用しない対策としては、サージの根本的な原因となる磁束の急減少を抑える方法が考えられます。そのためには、ローサイドのターンオフの時にはゲート電圧を緩やかに低下させて、ドレイン電流を徐々に減少させればよさそうです。
真っ先に思いつくのは、RC回路を入れることですが、コンデンサが接続不良の場合、サージ発生⇒焼損、という結果になってしまいます。
そこで、外付けコンデンサを使う代わりに、パワーMOSのゲート容量が大きいことを利用します（10Aクラスだと1000ｐF程度になります）。図は、N-MOSのゲート容量の概念図です。
接続不良があっても危険な動作をしないフェイルセーフ型のスルーレート調整回路を試作しました。放電用抵抗RとC1の時定数で、オフ速度を調整します。
ローサイドのターンオフで発生するサージ波形の確認が目的なので、試作回路でも、ハイサイドと他方のハーフブリッジは省略して、ソレノイドを12Vに直結しています。
また、デバイスによってゲート漏れ電流（IGSS）に幅がありますが、あまり漏れ電流が大きいと必要な時定数が得られないので、ゲート漏れ電流の少ないデバイスが向いています。
・テスト結果
この波形は、適正と思われる時定数での、ターンオフの時のゲート電圧（黄色）とドレイン電圧（緑：10.V/Div）です。変化が緩やかになったので、横軸を5.0ms/divにしました。
ピーク電圧は18Vで、余裕で定格内に収まりました。
過渡区間では電流が0.8Aから０Aに下がり、電圧が0Vから18Vに上昇していくので、途中で損失が許容損失（PD=1.5W）を超える区間がありますが、短時間の電流と電圧の上限を規定した安全動作領域（SOA）に収まっているので大丈夫です。
こちらは放電用抵抗Rが外れてしまった場合の波形です。異常な状況ですが、ゲート漏れ電流（TPC8407では＜0.1μA）があるので、10ms程度でオフ状態に戻っています。
こちらも安全動作領域に収まっています。
・総括
ポイントマシンの電磁石のターンオフの時に、数百Vにおよぶサージ電圧が発生する可能性があることが改めて確認できました。
そこで、NMOSのゲート容量を利用して、部品の接続不良があっても危ない動作をしないフェイルセーフ型のスルーレート調整回路を試作しました。
テストの結果、ローサイドをターンオフした時の、過渡的な挙動を素子の定格内に抑えられることがわかりました。